반도체 8대 공정 중심 필수 용어

1. 메모리 반도체 

정보를 저장하는 용도로 사용되는 반도체로 램(RAM)과 롬(ROM)으로 구분됩니다. 램은 정보를 기억하는 것은 물론 기록된 정보를 읽거나 바꿀 수 있고, 롬은 기록된 정보만 읽을 수 있고 바꿀 수는 없습니다. 대표적인 램에는 S램(static)과 D램(dynamic)이 있습니다. S램은 전원이 끊어지기 전까지의 정보를 유지하는 반면, D램은 시간이 지나면 저장한 정보가 없어지는 특성이 있습니다. 플래시메모리는 전원이 끊긴 뒤에도 정보가 계속 남아있는 반도체입니다. 

 

 

2. MOSFET(Metal Oxide Semiconductor Field Effect transistor , 모스펫)

금속 산화막 반도체 전계효과 트랜지스터(MOSFET , 모스펫)은 트랜지스터의 일종으로 출력단 소자나 자동차 오디오류의 전원단에 주로 활용되는 소자입니다. N형 반도체난 P형 반도체 재료의 채널로 구성되어 있고 재료에 따라 N 모스펫, P 모스펫 그리고 두 가지 모두를 가진 소자인 C 모스펫으로 분류됩니다. 

 

 

3. Etching (에칭, 식각) 

반도체 제작 공정에서 포토레지스트에 피복되어 있지 않은 산화막을 제거하는 공정입니다. Etching(에칭)에는 웨트 에칭과 드라이 에칭이 있습니다. 웨트 에칭이란 약품에 산화막을 적셔서 부식시킴으로써 에칭을 하는 것으로 이산화규소를 불화수소산으로 부식시켜 제거하는 공정은 웨트 에칭의 대표적인 예입니다. 드라이 에칭은 웨트 에칭에서 볼 수 있는 세로 방향의 부식을 억제할 수 있기 때문에 미세패턴의 에칭에 적합합니다. 

 

 

4. 패키징

반도체와 기기를 연결하기 위해 전기적으로 포장하는 공정을 뜻합니다. 예를 들면 애플리케이션프로세서와 D램, 낸드플래시를 묶어 부피를 줄이고 속도를 향상하는 식으로 만드는 것입니다. 또한 패키징은 고온, 불순물, 물리적 충격 등 외부적 요인으로부터 회로를 보호하는 역할도 합니다. 패키징이 완료되면 칩이 정상적으로 작동하는지 여부를 점검하는데 이를 패키지 테스트라고 합니다. 

 

 

5. EDS(Electrical Die Sorting) 공정

테스트를 통해 양품과 불량품을 구분하는 공정을 뜻합니다. 웨이퍼 위에 전자회로를 그리는 FAB 공정과 최종적인 제품 형태를 갖추는 패키지 공정 사이에 진행됩니다. 전기적 검사를 통해 개별 칩들이 원하는 수준의 품질에 도달했는지를 확인하는 공정입니다. 공정의 목적은 웨이퍼 상태의 반도체 칩의 양/불량 선별 뿐만 아니라 불량 칩 중 수선 가능한 칩의 양품화 등의 목적이 있습니다.

 

 

6. 수율(Yield)

반도체에서 결함이 없는 합격품의 비율을 의미합니다. 즉, 투입한 양 대비 제조되어 사용 가능한 양의 비율이라고도 할 수 있습니다. 높은 수율은 높은 생산성을 의미하므로 수율을 높이는 것은 반도체 산업에서도 중요하며 생산원가에서 상당한 차이를 줍니다. 수율은 공정장비의 정확도, 클린룸의 청정도, 공정 조건에 따라 비율이 달라집니다.

 

 

7. 노광(Photolithography) 공정

마스크에 빛을 통과시켜서 웨이퍼에 회로를 그려 넣는 포토 공정 방법입니다. 회로 패턴이 담긴 마스크에 빛을 통과시켜 감광액 막이 형성된 웨이퍼 표면에 회로 패턴을 그리는 작업을 말합니다. 여기서 포토 공정이란 직접 회로 제조 과정에서 감광성 고분자 물질을 이용해 마스크 상의 회로 패턴을 웨이퍼 상에 전사시키는 공정입니다. 이렇게 생성된 PR(포토레지스트)패턴은  에칭 공정 및 이온 주입 공정에서 선택적 보호막 역할을 합니다.

 

 

8. 잉곳(Ingot)

웨이퍼(Wafer)를 만들기 위한 실리콘입니다. 고순도로 정제된 실리콘 용액을 몰드에 넣어 회전시키면서 실리콘 기둥을 만들고 초크랄 스키법으로 실리콘을 뜨거운 열로 녹여 고순도의 실리콘 용액을 만든 다음 둥근 막대 모양의 단결정으로 식힌 것으로 이 잉곳을 다이아몬드 톱으로 균일한 두께로 절단하면 웨이퍼가 됩니다.